本书以Xilinx公司的Vivado FPGA设计套件为开发工具，以Verilog硬件描述语言为编程方法，以Xilinx公司的Basys3和Nexys4开发板为实验平台，将数字逻辑电路原理分析与设计方法相结合，从实验环境和设计语言介绍开始，循序渐进地介绍了数字逻辑电路中常用组合逻辑电路和时序逻辑电路设计的基本过程和方法。本书主要内容包括数字逻辑电路实验环境、Verilog HDL基础、门电路、组合逻辑电路、触发器、时序逻辑电路、有限状态机、存储逻辑电路等。书中包含大量的设计实例，内容翔实、系统、全面，可操作性强。